14-MHz-Erweiterung SEG 15 D von DL7AWL

Zeichnung und Erläuterung von DL7AWL

a) Variante mit zweipoligem Umschalter

b) Variante mit einpoligem Schalter

Funktionsbeschreibung (zunächst ohne Modifikation): Der schwarz gezeichnete Original-Schaltplanausschnitt zeigt den für die MHz-Stelle zuständigen Teil des programmierbaren Frequenzteilers aus der Frequenzaufbereitung. X205 ... 208 bilden in Verbindung mit X221 ... X222 einen programmierbaren 4-Bit-Zähler bzw. -teiler, der im Gegensatz zu den vorhergehenden Stufen der Teilerkette nicht als Dezimalzähler, sondern als Binärzähler geschaltet ist und folglich 16 statt 10 mögliche Stellungen hat. Ausgenutzt werden aber nur 11; entsprechend den 11 logischen Raststellungen des Drehschalters, der auch die Werte für 10 und 11 jeweils als eine binäre "Ziffer" generiert. Dies erlaubt es, trotz der teils 5stelligen KHz-Werte mit 4 Drehschaltern auszukommen.

X201 bildet die Rücksetzlogik. Zur Erkennung des End-Zählerstandes "12" *) muß man gar nicht alle Bit-Ausgänge kennen - es reicht es aus, wenn im linken Gatter von X 201 die beiden höchstwertigen Bitausgänge (X 205 und X 206) verwertet werden. Trotzdem hat der Hersteller - modifikationsfreudigen Funkamateuren zuliebe? - freundlicherweise dennoch ein Gatter mit 4 Eingängen vorgesehen. Die beiden unbenutzten Eingänge liegen über W 201 fest auf +5 V, sind also logisch gesehen "nicht da". Wenn die beiden höchstwertigen Zählerbits (Ausgänge von X 205 und X 206) "high" sind - und das ist erstmalig bei Erreichen der "12" der Fall -, wird das linke Gatter aus X 201 geöffnet und löst einen Zählerreset aus, indem (im Prinzip) auf Wegen, die außerhalb des Schaltplanausschnitts liegen, die Tore X221 und X222 geöffnet werden und dadurch das vom Drehschalter gelieferte Binär-"Komplement" der eingestellten Ziffer als neuer Anfangswert in den Zähler geladen wird.

Der Begriff  "Komplement" steht allgemein - vereinfacht erklärt - für ein negatives Vorzeichen. In diesem Fall ist damit derjenige Wert gemeint, der als Anfangswert in den Zähler geladen werden muß, damit zum Erreichen des Endwertes (11) die der jeweiligen Drehschalterstellung entsprechende Anzahl von Zählschritten nötig ist (Komplement = Endwert - Schalterstellung). Die Tabelle verdeutlicht das:

(Übrigens: für die anderen 3 Dekadenschalter gilt diese Tabelle natürlich nicht, da sie ja - ebenso wie die ihnen zugeordneten Zählerstufen - nur bis zum Endwert 9 statt 11 "gehen", also 10 statt 12 mögliche Schritte haben. Aus der Formel Komplement = Endwert - Schalterstellung kann man sich jedoch auch deren Tabelle leicht selbst herleiten.)

Die Drehschalter sind so verdrahtet, daß sie unmittelbar das Komplement der an ihnen eingestellten Ziffer als 4-bit-Binärwert an den Zähler liefern. Somit muß der Zähler um so weniger Schritte machen (d.h. geringeres Teilerverhältnis), je niedriger der eingestellte MHz-Wert (je höher also das Komplement) ist. Dadurch ist das Teilerverhältnis in gewünschter Weise abhängig von der Drehschalterstellung.

Da mit dem Rücksetzvorgang zugleich ein kompletter Zählzyklus über alle Dekaden hinweg abgeschlossen ist und ein neuer beginnt, ist das Rücksetzsignal am Ausgang von X 201 zugleich das Ausgangssignal des gesamten Teilers, welches dann zum Phasenvergleich der PLL herangezogen wird. Am linken Ausgang von X 201 sollte also - bei eingerasteter PLL - immer genau 1 KHz als "Ergebnis" der Frequenzteilung herauskommen.

Die Modifikation. Beide Modifikationsvarianten (a) und (b) sind funktional völlig gleichwertig. Die rot gezeichnete Zusatzschaltung sorgt dafür, daß in Schalterstellung "+ 3 MHz" die Zähler-Obergrenze von 11 auf 14 verschoben wird (dadurch verschiebt sich alles um 3 MHz). Dazu muß die Rücksetzlogik statt auf den Zählerstand 1100 (=12), nun auf 1111 (=15) "lauern" (Fußnote gilt auch hier sinngemäß). Und das bedeutet, daß die Ausgänge von X 207 und X 208 nun auch mit zur Erkennung des Zählerstandes herangezogen werden müssen.
Dies geschieht in Variante (a) ganz offenkundig, indem die von ihren bisherigen Verbindungen freigemachten Pins 9 und 10 von X 201 über den Schalter an die entsprechenden Zählerausgänge gelegt werden. Der Rücksetzvorgang wird jetzt erst initiiert, wenn alle Zählerausgänge high sind, entsprechend Zählerstand 15. In der entgegengesetzten Schalterstellung liegen die Eingänge von X 201 wie vor der Modifikation an +5 V, sind also logisch gesehen "nicht da", und der Zähler zählt wie bisher.
Bei Variante (b) ist bei offenem Schalter (d.h. +3MHz-Stellung) die Verbindung zwischen den niederwertigen Zählerausgängen und X 201 durch die beiden 820-Ohm-Widerstände gegeben. Der Zähler zählt dann bis 14 (bzw. 15, siehe sinngemäß Fußnote). Bei geschlossenem Schalter liegen über die Dioden wiederum +5 V an den Eingängen von X 201, also "alte" Verhältnisse, und der Zähler zählt wie bisher. Die Widerstände sorgen in diesem Fall dafür, daß die Ausgänge von X 207 und 208 nicht "hart" mit +5 V beaufschlagt werden. Die Dioden dienen der Entkopplung beider Ausgänge voneinander: So kann die +5 V über nur einen Schalter an beide Leitungen geführt werden, ohne daß sie untereinander eine wirksame Verbindung haben.